DESAIN SKEMATIK,LAYOUT DAN SIMULASI DENGAN MENGGUNAKAN PERANGKAT LUNAK MENTOR GRAPHICS

Standar

1.1            Konsep kerja CMOS

1.1.1        Struktur MOS

 

Awal tahun 1962 gate semikonduktor terbuat dari alumunium dimana dikenal dengan nama MOS (Metal Oxyde Semiconductor). Setiap MOS terdiri dari source,gate dan drain drain. Sruktur ini bias dilihat pada gambar 1.1. Untuk MOS tipe-P,source akan terhubung dengan sumber tegangan positif atau Vcc dan drain akan terhubung dengan sumber tegangan 0 V atau ground. Sedangkan untuk MOS tipe-N,Source akan terhubung dengan sumber tegangan 0 V dan drain terhubung dengan sumber tegangan positif atau Vcc. Gate berfungsi sebagai pengendali aliran tegangan atau dengan kata lain sebagai pengendali switch.

Untuk susunan MOS yang digunakan pada teknologi AMS 0.35nm adalah tampak seperti terlihat bahwa susunan MOS mempunyai 4 metal,yaitu metal 1, metal 2, metal 3, metal 4 dan 2 polysilicon (poly), yaitu poly 1 dan poly 2. Untuk menghubungkan antara poly metal, metal-metal dan poly-poly digunakan via dan contact.

 

1.1.2        Mengapa Complementary

Logika kerja CMOS menggunakan kombinasi transistor tipe-P dan tipe-N dimana           masing-masing transitor bekerja saling berlawanan. Jika transistor tipe-P dalam kondisi ON atau 1 maka transistor tipe-N dalam kondisi OFF atau 0 dan sebaliknya. Jadi bisa dikatakan bahwa CMOS adalah gabungan antara PMOS dan NMOS (CMOS = PMOS + NMOS). Kedua gabungan transistor tersebut masing-masing disebut sebagai jaringan P dan jaringan N.

Untuk menjelaskan kerja jaringan transistor, kita akan mempergunakan rangkaian inverter,sebab rangkaian inverter terdiri dari dua transistor yaitu satu jenis P dan satu jenis N.ini sama persis dengan kondisi jaringan yang tampak pada suatu NMOS. Setiap transistor bekerja seperti switch, dimana pola kerjanya akan berada dalam kondisi tertutup atau terbuka. Pada suatu transistor jika input rangkaian diberi nilai 0, maka transistor tipe-N dalam kondisi terbuka dan transistor tipe-P dalam kondisi tertutup sehingga nilai output adalah 1. Begitu juga sebaliknya jika input diberi nilai 1, maka transistor tipe-P dalam kondisi terbuka dan transistor tipe-N dalam kondisi tertutup sehingga tegangan dari ground akan lewat transistor tipe-N,sehingga output rangkaian bernilai 0.

1.2         Proses desain IC CMOS

 

      Dalam proses mendesain rangkaian CMOS ada beberapa urutan yang harus dilalui yaitu : mendefinisikan input dan output dalam rangkaian, perhitungan manual, mensimulasikan rangkaian, membuat rangkaian dalam bentuk layout, mensimulasikan adanya parasitic, mengevaluasi kembali input/output rangkaian, mengirim untuk diproduksi dan ditest. Alur diagram dari proses ini bisa dilihat pada transistor yang bekerja pada CMOS. Perincian rangkaian jarang ditetapkan secara baku, rangkaian dapat berubah sesuai kebutuhan. Kita dapat memilih antara biaya dan kemampuan CHIPs, perubahan terhadap nilai jual chips atau perubahan sesuai keinginan pelanggan. Hampir semua kasus, sebagian besar berubah setelah chips sampai taraf produksi dan itu tidak mungkin dirubah.jadi dalam teknik desain chips banyak melibatkan parameter baik parameter teknik maupun parameter non teknis dan komersial.

 

      Sebuah desain chips yang umum dikenal dengan ASIC (Application specific integrated circuit). Metode yang lain dari desain chips, diantaranya Field-Programmable-Gate-Arrays (FPGAs) dan pustaka (libraries) standar cell telah digunakan untuk jumlah rangkaian yang terbatas dan didesain yang cepat. Kebanyakan chips dibuat untuk produk missal, diantaranya microprocessor dan memori.

1.3         Produksi

 

      Rangkaian CMOS yang terintegrasi diproduksi pada lingkaran thin film yang berpetak dari silicon yang dikenal dengan wafer (kue silicon). Setiap wafer berisi masing-masing individual chips atau koin. Untuk produksi yang dimaksud setiap koin pada wafer biasanya mempunyai bentuk yang sama.

Untuk membuat desain rangkaian dan membuat layoutnya bisa menggunakan perangkat lunak desain layout yang ada saat ini. Dalam pembahasan ini menggunakan software Mentor Graphics dengan teknologi bahan dari AMS (Austria Micro System) 0,35nm yang berjalan disistem operasi linux. Salah satu contoh bentuk prototype layout yang siap dikirim untuk dibuat prototype chips  adalah rangkaian ADC pipeline 8 bit, pada sisi atas dan sisi kanan merupakan floor digital, sedang sisi bawah dan sisi kiri digunakan untuk floor analog. Untuk setiap floor harus ditambahkan pin sumber tegangan, untuk floor analog ditambahkan pin VDDA (Vcc) dan VSSA (Ground). Untuk floor digital ditambahkan pin VDD (Vcc) dan VSS (Ground). Kemudian keluaran atau masukan juga harus diletakan sesuai dengan fungsinya, missal OB33 adalah pin keluaran digital,IB15 merupakan pin masukan digital,untuk analog baik pin masukan maupun pin keluaran menggunakan pin yang sama yaitu IOA5P, tinggal mengatur arahnya sebagai masukan atau sebagai keluaran. Kemudian antar sisi floor dihubungkan dengan corner. File hasil desain dari CAD layout,mempunyai jenis file yang beragam tergantung perangkat lunak apa yang dipakai. Misal dalam mentor graphic mempunyai format tertentu, kemudian kalau file tersebut akan dikirim ke pabrik pembuat IC, maka format file harus dirubah dalam format GDSII atau GDS saja. Jika file desain dalam format GDS maka bisa segera dikirim lewat internet ke pabrik pembuat IC.

Saat ini pabrik atau lab pembuat IC telah banyak berkembang,diantaranya MOSIS,yang berada di USA, TMC yang berada di Taiwan, TIMA berada diperancis, NEC dijepang, Samsung di korea, MIMOS ada di Malaysia, dan masih banyak yang lainnya.

Dalam pembahasan yang saya berikan semoga bermanfaat untuk pembaca dan penikmat alat telekomunikasi akan ditunjukan bagaimana cara mendesain skema rangkaian elektronik, melakukan simulasi dan membuat layout.

 

 

 

Tinggalkan Balasan

Isikan data di bawah atau klik salah satu ikon untuk log in:

Logo WordPress.com

You are commenting using your WordPress.com account. Logout / Ubah )

Gambar Twitter

You are commenting using your Twitter account. Logout / Ubah )

Foto Facebook

You are commenting using your Facebook account. Logout / Ubah )

Foto Google+

You are commenting using your Google+ account. Logout / Ubah )

Connecting to %s